大要 25 年前，硅晶圆市集一半以上的份额是由直径最大为 6 英寸（150 毫米）的晶圆构成。笔据行业组织 SEMI 发布的数据，如今这一比例不到 5%。而跟着越来越多的硅片大厂渐渐砍掉 6 英寸厂，6 英寸晶圆体育游戏app平台，一个时期的终结已然有所脉络。

大厂渐渐毁灭 6 英寸

2024 年 3 月 22 日，德国硅片厂商 Siltronic AG 秘书缱绻渐渐住手其博格豪森工场的抛光和外延小直径晶圆的坐褥，瞻望将于 2025 年 7 月 31 日透澈住手较小晶圆的坐褥。Siltronic 咫尺坐褥的晶圆直径为 300 毫米、200 毫米，以及直径小于 150 毫米的较小晶圆 ( SD ) 。

" Siltronic 的较小晶圆坐褥始于 1968 年的博格豪森。畴昔多年来，较小晶圆作念出了孝敬。但是，由于结构变化和创新，晶圆行业发生了关键变化。需求越来越多地转向直径更大、性能更好的晶圆，瞻望 300 毫米晶圆的年平均产量增长率为 6%，而 SD 晶圆的人命周期行将末端。这导致产量较着下落，最近对收益产生了负面影响，是以才作念出此决定。" Siltronic AG 首席膨胀官 Michael Heckmeier 博士磋议谈。

小直径晶圆约有 400 名职工，其中约一半是固如期限和临时左券。Siltronic 的主张是通过东谈主口结构变化和部分退休以对社会端庄的容颜减少中枢职工，并幸免因运营原因裁人。

而就在近日，环球第二大硅片厂日本的 SUMCO 也在 2 月 10 日秘书重组宮崎工场 200 毫米及以下尺寸硅晶圆的坐褥。具体而言，200 毫米晶圆坐褥将在 2026 年底前末端，坐褥将转机至长崎和伊万里等工场；150 毫米晶圆坐褥将转机至印度尼西亚工场；125 毫米相称他晶圆坐褥将因盈利才调不及而撤出；单晶硅坐褥将连续进行，但晶圆加工将转机到其他场所。受到重组影响的职工将被从头分拨到 300 毫米晶圆的坐褥操作中。本次重组导致 2024 财年发生了总数 58 亿日元的极端常性损失，其中包括因库存减值计提的 46 亿日元损失，以及 12 亿日元的其他吃亏。

100 毫米、125 毫米、150 毫米直径晶圆的需求呈现下落趋势（着手：SUMCO）

SiC 巨头 WolfSpeed 是环球最大的 SiC 衬底晶圆供应商，昨年也关闭了 2 座 6 英寸 SiC 厂，裁人 20%。包括 Wolfspeed、意法半导体（ST）和罗姆在内的环球起始 IDM 厂商均开动量产 8 英寸 SiC 晶圆，以增强其竞争上风。

诚然前几年也有不少厂商关闭 6 英寸厂，举例德州仪器、瑞萨、安森好意思出售等等，但是硅片厂商行动第三方供应商，与 IDM 厂商比拟，它们的坐褥诊疗更多地反馈了市集需求变化与时间趋势的平直反应。无论是日本的 SUMCO、Siltronic AG 如故 Wolfsppeed，他们在较小直径晶圆片的坐褥拯救，有几个共同的身分：

一个是时间的拯救需要以及市集对小尺寸晶圆片需求的疲软，越来越多的半导体制造商开动向更先进的制程时间过渡，举例 7nm、5nm 致使更末节点的制程。这些先进的制程时间简单需要更大直径的硅晶圆（举例 300 毫米晶圆）来提高坐褥后果和裁减资本。从时间角度来看，300 毫米晶圆的鄙俚应用如故使得小直径晶圆的坐褥变得不再具备经济效益。

从市集需求端来看，除了 AI 驱动的数据中心需求依然刚劲之外，其他市集的需求复苏仍然很安宁，这种分化气象可能还会握续。

另外很大的一个竞争身分是国内晶圆厂的崛起，国内近几年围绕着功率半导体范畴在 6 英寸晶圆厂如故相对纯熟，竞争相对加重起来。举例华润微、士兰微是国内 6 英寸的杰出人物，华润微咫尺领有 6 英寸晶圆制造产能约为 23 万片 / 月，士兰狭窄于和等于 6 英寸的芯片制造产能中排在环球第二位。此外还有一众 6 英寸的厂商，如方正微、上海先进、燕东微、北一半导体、捷捷半导体等等。与此同期，大陆厂商连年来渐渐向 8 英寸和 12 英寸布局，将渐渐统一更大尺寸晶圆的市集份额。

Siltronic AG 和 SUMCO 等大厂通过诊疗产能和优化坐褥线，力争保管竞争上风。这一表象不仅反馈了市集范畴的聚积化，也可能意味着行业中的竞争压力加大，厂商不得不愈加详确后果和时间的创新。

了不得的晶圆尺寸进化

半导体的发展历史不错说与电路尺寸的松开以及晶圆尺寸的增大相得益彰，一代时间依赖于一代工艺，而一代工艺依赖于一代材料和开发来末端。硅晶圆是当代半导体工业的基础，亦然总计电子应用芯片的基础。

硅晶圆初度应用于半导体制造始于 20 世纪 60 年代初，其时 1 英寸（25.4 毫米）是法式直径。1 英寸晶圆末端了第一批集成电路（IC），但是每个芯片的晶体管数目有限，过错密度高，需要手动装载到加工开发中，每片晶圆仅能坐褥一丝芯片。

到 20 世纪 70 年代，行业转向了 2 英寸（50.8 毫米）和 3 英寸（76.2 毫米）晶圆。他们比拟 1 英寸，除了晶圆面积增多外，开动接管自动化晶圆处理法子，减少了过错，提高芯片良率。在 10 微米以上的最小特征尺寸下，每个芯片包含数十个晶体管。主要用于早期的微处理器和存储芯片。

跟着个东谈主电脑转变在 20 世纪 80 年代引爆硅芯片需求，进一步的资本改善鼓动了 4 英寸（100 毫米）晶圆的接管。这一阶段开动，晶圆行业设置了数十年的晶圆尺寸法式。4 英寸晶圆允许每个晶圆坐褥数百个芯片，芯片尺寸小于 5 毫米，末端了 RAM 和微处理器性能的进步，晶体管数目达到数十万，特征尺寸通例松开到 2 微米以下。

到 20 世纪 90 年代初，4 英寸晶圆已将制造坐褥线推向极限。接下来行业开动转向 6 英寸（150 毫米）晶圆，其时适值个东谈主计较进入其主流接管的最大阶段，英特尔是引颈转型并为巨额责任付费的公司。6 英寸晶圆进一步提高了每个晶圆的芯片数目，遐想限定降至 1 微米以下，0.5 微米很常见，提高了 DRAM 密度和性能。这一时期，六英寸晶圆因其价钱适中、工艺纯熟，成为很多半导体厂商的首选。它鄙俚应用于内存芯片、模拟芯片、功率器件、传感器等多个范畴。跟着半导体行业的高速发展，六英寸晶圆行动基础材料，支撑了其时很多时间的创新与卓越。

直径区别为 2、4、6 和 8 英寸的晶圆片（从左到右）。着手：维基百科

到 21 世纪初，8 英寸（200 毫米）的晶圆开动兴起，IBM 是研发的领头羊。8 英寸晶圆的名义积比 6 英寸增多了四倍。末端了 90 纳米 /65 纳米工艺节点，每个芯片包含数十亿个晶体管。其时起始的晶圆厂产能只聚积在少数 IDM 手中，代工场和外包拼装 / 测试提供商也鄙俚使用。PC 平台上千兆位以上的 DRAM 密度成为主流。

然后便是更大尺寸，12 英寸（300 毫米）晶圆成为现在的法式。12 英寸比 8 英寸晶圆多 2.25 倍，现在鄙俚应用于 10 纳米以下的 FinFET 节点，允许将 1 亿多个晶体管封装到单个芯片，允许通例创建包含 100 亿多个晶体管的处理器 /DRAM，也鼓动了 2010 年代后期的智高手机 / 出动转变。

自 2002 年傍边以来，大多数新工场皆使用 12 英寸晶圆（300 毫米）。投资 300 毫米晶圆是否合理的法式不是工艺的产生，而是产量。举例，博世的德累斯顿工场便是 300 毫米晶圆，尽管它主要业绩于汽车行业，而汽车行业简单是接管传统节点。

从 1 英寸到 8 英寸再到 12 英寸，这种拯救代表着摩尔定律达到了一个显贵的产能水平，更大的晶圆一直是日复一日提供更远大、更实惠的半导体的要津载体。

在 300 毫米时，巨额资本被转嫁到开发公司身上，而他们要花很永劫候才能收回投资。而如若要向下一代更大尺寸的晶圆过渡，也便是 450 毫米，开发公司仍然是主要的承担者，他们需要在前期研发上参加浩繁资金，而这些资金只须在销售弥散多的器具后才能跟着时候的推移收回，他们是不肯意这样作念的。

2012 年，五家公司英特尔、台积电、三星、格罗方德和 IBM 牵头了环球 450 毫米定约 ( G450C ) ，向 450 毫米进犯。但是，2014 年，行动 450 毫米主要鼓动者之一的英特尔，由于晶圆厂诈欺率很低，晶圆厂 42 号空置，他们撤出了 450 毫米的资源，台积电也退出了，开发公司暂停了开发责任，450 毫米就此消除。

因此，短时候内，晶圆尺寸会停留在 300 毫米很久。1997 年的一项旧 SEMATECH 询查标明，晶圆尺寸可保握坐褥约 24 年，以便每个东谈主皆不错收回投资。是以咫尺外洋大晶圆厂皆开动将产能聚积于 300 毫米。

畴昔晶圆需求增长靠什么？

跟着半导体时间的继续卓越，晶圆键合时间日益成为鼓动高性能和大容量芯片发展的中枢时间之一，疏淡是在后面供电、HBM、3D NAND 和 3D CIS 等范畴。这些时间的应用不仅进步了芯片性能，同期也大幅度增多了对晶圆的需求。

起始在逻辑范畴，后面供电时间的提倡和接管将会增大对晶圆的需求。后面电源通过将电源互连与前端互连分开，幸免跟着时间松开而增多的互连电阻。这一时间要使用 2 到 3 个晶圆来末端更高效的电源搞定和信号传输。

在 DRAM 范畴，HBM 会跟着 AI 芯片的需求快速增长，堆叠 8 至 12 层 DRAM 芯片抛弃在放弃逻辑上方，约略末端更小的芯单方面积、更大的存储容量以及更高的处理速率。笔据 SUMCO 的统计预测，瞻望 2023-2027 年高端 DRAM 和 HBM 晶圆的需求将连续增长，年均复合增长率（CAGR）为 7%。使用 EUV 的 DRAM 晶圆要比莫得 EUV 时间的 DRAM 需求高一些。

DRAM 对 300 毫米晶圆的需求趋势（着手：SUMCO 2024 财报）

晶圆键合时间畴昔几年内在 NAND 的坐褥中也会越来越紧要，疏淡是在餍足高性能和大容量存储需求的进程中。通过将区别制造的内存元素和放弃电路进行键合，酿成一个齐全的 NAND 芯片，从而减少了互连长度并提高了速率。在此进程中，使用两片晶圆（内存和逻辑）结构将成为主流时间。瞻望 2023-2027 年期间，晶圆键合的需求将保握增长，年均复合增长率（CAGR）为 6%。

（着手：SUMCO 2024 财报）

在 CIS 范畴，晶圆键合时间相同说明着紧要作用。通过将光电二极管与逻辑 /ADC 或逻辑 /ISP 堆叠，不错最大化光电二极管的面积，并进步视频处理速率。为末端这一主张，CIS 芯片的坐褥简单需要使用 3 个晶圆（光电二极管 + 逻辑 + 逻辑）。

结语

在当代半导体产业的浓烈竞争中，高效、低资本和快速迭代已成为中枢主张，这使得 6 英寸晶圆渐渐难以跟上行业发展的步调。也因此，越来越多的制造商将坐褥线转向更大直径的晶圆，以符合更先进的制造工艺。不外，6 英寸晶圆在一些传统且对资本敏锐的范畴，如功率器件、传感器和汽车电子等，仍然领有相对踏实的需求，这些范畴的市集后劲仍能为大陆的 6 英寸晶圆带来一波红利。但是，跟着市集渐渐饱和，6 英寸晶圆进入"红海"竞争已是朝夕的事，简直的长期竞争力则依赖于向 8 英寸、12 英寸晶圆的转型与升级。

本文参考

【1】The Gradual Growth of Silicon Wafer Sizes: An Evolutionary History，

【2】Whatever Happened to 450mm Wafers?体育游戏app平台